



DEEC

DEPARTAMENTO DE ENGENHARIA
ELECTROTÉCNICA E DE COMPUTADORES

TÉCNICO LISBOA

SISTEMAS DIGITAIS

*INTRODUÇÃO AO AMBIENTE DE PROJECTO DO
XILINX ISE 10.1*

PEDRO TOMÁS, PAULO LOPES, HORÁCIO NETO

REVISÃO DE NOVEMBRO DE 2012

INTRODUÇÃO

O “**Xilinx ISE**” é um ambiente integrado de projecto de circuitos digitais. Inclui, entre outras ferramentas de projecto, um Editor de Esquemas, um Simulador Lógico e programas para mapeamento automático de um circuito digital em dispositivos lógicos programáveis da família Xilinx. O ambiente usado no contexto do laboratório de Sistemas Digitais serve apenas para ensino. Existem outras ferramentas, integradas no Xilinx ISE, usadas para fins profissionais. No entanto, dada a complexidade acrescida, estas ferramentas não serão abordadas no contexto da unidade curricular de Sistemas Digitais.

Nas secções que se seguem, são introduzidos exemplos básicos de utilização do Editor de Esquemas e do Simulador Lógico.

INSTALAÇÃO DO XILINX ISE 10.1

A versão instalada nos laboratórios é o ISE 10.1i. As versões mais recentes não são recomendadas, pois não incluem o editor de formas de onda (diagrama temporal) a utilizar no laboratório. O pacote de software Xilinx ISE WebPACK 10.1 é compatível com os seguintes sistemas operativos:

- Windows XP 32 bits
- Windows Vista 32 bits
- Linux 32 bits

Chama-se a atenção dos alunos que a instalação deste software é complexa (e por vezes impossível), pelo que se recomenda a instalação da máquina virtual Boole.

Alternativamente, os alunos poderão tentar instalar o software nativamente (sem máquina virtual). Contudo, o corpo docente não irá dar suporte ou ajuda na realização desta tarefa.

INSTALAÇÃO DA MÁQUINA VIRTUAL

Para facilitar a instalação de todas as ferramentas de software que irão ser utilizadas no ambiente de laboratório, está disponível a máquina virtual “Boole Virtual Machine” que contém todo o ambiente de desenvolvimento já devidamente instalado e configurado, nomeadamente:

- Xilinx ISE Webpack 10.1

A máquina virtual poderá correr sobre qualquer versão de Windows, Linux ou MacOS (32 ou 64 bits), após a instalação de um cliente de virtualização (p. ex., Virtual Box ou VMWare).

Dada a complexidade (e por vezes impossibilidade) em instalar nativamente este software (sem virtualização), recomenda-se vivamente que os alunos adotem esta solução.

Na página da *Boole Virtual Machine* (<http://web.ist.utl.pt/~ist14359/sw/boole/>) os alunos dispõem de todos os elementos de auxílio à instalação desta máquina. Recomenda-se a leitura atenta desta página, de modo a evitar problemas na instalação.

CRIAÇÃO DE UM NOVO PROJECTO

Comece por correr o Xilinx ISE Project Manager, pressionando o botão respectivo.



Abrir-se-á o ambiente de desenvolvimento, o qual tem o aspecto indicado na Figura 1.




Figura 1 - Ambiente de desenvolvimento Xilinx ISE 10.1

- 1 Na Menu *File* seleccione *New Project*.
- 2 Abrir-se á uma janela onde deverá indicar o nome e localização em disco do projecto (ver Figura 2). Após preenchimento dos campos, pressione em “*Next*”.
- 3 Na janela seguinte deverá indicar as opções de projecto. No laboratório de Sistemas Digitais são usadas duas placas de desenvolvimento, a Basys e a Basys2, as quais são baseadas nas FPGAs¹ da Spartan3E, referências XC3S100E-TQ144 e XC3S100E-CP132, respectivamente. De acordo com o seu horário, insira as propriedades indicadas na Figura 3 e na tabela em baixo.

| | Laboratório LSD1 | Laboratório LE3 |
|---------------------------------|--------------------|--------------------|
| Placa de desenvolvimento | Basys2 | Basys |
| Device | Spartan3E | Spartan3E |
| Package | CP132 | TQ144 |
| Synthesis Tool | XST (VHDL/Verilog) | XST (VHDL/Verilog) |
| Simulator | ISE Simulator | ISE Simulator |
| Preferred Language | VHDL | VHDL |

- 4 Complete a criação do projecto pressionando *Next* → *Next* → *Next* → *Finish*.

¹ Field-Programmable Gate Array, que corresponde a um dispositivo lógico re-programável.




Figura 2 - Janela de criação de um novo projecto.





Figura 3 - Definições de projecto para os dispositivos XC3S100E-TQ144 (esquerda) e XC3S100E-CP132 (direita), correspondentes às placas Basys (laboratório LE3) e Basys2 (laboratório LSD1).

CRIAÇÃO DE UM NOVO ESQUEMA

- 1 Comece por criar um novo ficheiro de esquemas fazendo *Project* → *New Source*.
- 2 Será aberta uma nova janela onde deverá indicar qual o nome e o tipo de ficheiro a criar (ver Figura 4).
- 3 Complete a criação do novo esquema pressionando *Next* → *Finish*.




Figura 4 - Janela de criação de um novo esquema.

EDIÇÃO DE ESQUEMAS

Após criar o novo esquema, o ambiente de desenvolvimento terá o aspecto indicado na Figura 5. Note que o aspecto poderá ser modificado, alterando a dimensão e localização de cada um dos painéis.




Figura 5 - Ambiente de desenvolvimento do Xiline ISE.

- 1 Seleccione a TAB `teste.sch`, correspondente ao nome do esquema criado anteriormente.
- 2 Clique no botão "Add Symbol" , ou na TAB "Symbols" para inserir um símbolo. Escolha uma porta NOT (símbolo `inv`), uma porta OR de 3 entradas (símbolo `or3`), e uma porta AND de 2 entradas (símbolo `and2`). Pode seleccionar as portas directamente na lista de componentes, ou escrever o nome na linha inferior "Symbol Name Filter" da janela de símbolos. Após seleccionar a porta pretendida, pressione no esquema para as inserir, como se ilustra na Figura 6.
- 3 Utilize o botão  para fazer *zoom* sobre o circuito.
- 4 Para ligar os componentes utilize o modo "Add Wire", pressionando o botão . Para fazer uma ligação entre 2 pinos, pressione o botão esquerdo do rato em cima de um dos pinos, arraste a ligação para cima do segundo pino, e volte a pressionar o botão esquerdo do rato. Faça as ligações de acordo com a Figura 7.
- 5 Use novamente o modo "Add Wire" para colocar as entradas/saídas do circuito em aberto. Para que isso aconteça arraste com o rato desde a porta até ao lugar onde quer colocar a entrada/saída e pressione `Esc`.
- 6 Pressione no botão . Na TAB "Options" deixe ligada a opção "Add an automatic marker". Pressione nas entradas e nas saídas do circuito para colocar as marcas de entrada e de saída.
- 7 Para alterar o nome das entradas e saídas pressione no botão  (*Rename Net*). Na TAB "Options" (ver Figura 8) insira o novo nome do fio. Seguidamente pressione em cima dos fios correspondentes a cada um dos marcadores de entrada/saída.




Figura 6 - Esquema com três portas lógicas.




Figura 7 - Esquema do circuito de exemplo.




Figura 8 – Para alterar o nome do fio, utilize a opção “Rename Net”. Na TAB “Options”, indique o novo nome do fio e posteriormente pressione em cima do fio (net) para fazer a renomeação.

VALIDAÇÃO DO ESQUEMA

Após editar o circuito certifique-se que não efectuou nenhum erro de ligação. Deverá seguir este procedimento sempre que editar um esquema e antes de efectuar qualquer simulação. Tal como ilustrado na Figura 9, selecione na TAB “Sources” o ficheiro `teste.sch` e depois, na TAB “Processes”, execute o comando “Check Design Rules”. Caso exista algum erro deverá corrigi-lo. Na página de Sistemas Digitais encontra-se uma FAQ (*Frequently Asked Questions*) com a informação de alguns erros típicos.




Figura 9 – Para validação de um esquema, selecione na TAB “Sources” o ficheiro correspondente e, seguidamente, na TAB “Processes” execute o comando “Check Design Rules”.

SIMULAÇÃO DO CIRCUITO

- 1 Crie um novo ficheiro de simulação executando o comando *Project* → *New Source*.
- 2 Na janela “*New Source Wizard*” escolha um ficheiro do tipo “*Test Bench Waveform*”. Escolha um nome para o ficheiro, o qual deverá ser diferente do indicado anteriormente. Neste exemplo será usado o nome `circuit_simulation`. Pressione em *Next*.
- 3 Na janela seguinte indique qual o circuito que quer simular (neste caso o ficheiro `teste.sch`). Pressione em *Next* e depois em *Finish*.
- 4 Na Janela “*Initial Timing and Clock Wizard*” escolha a opção “*Combinatorial*” (ver Figura 10), uma vez que este circuito não tem nenhum sinal de relógio. Caso desenhe um circuito síncrono (i.e., com flip-flops) deverá escolher uma das outras opções e indicar qual a entrada de relógio.




Figura 10 - Definições do ficheiro de estímulos do circuito `teste.sch`.

- 5 O ficheiro “*Test Bench Waveform*” consiste na definição das entradas do circuito ao longo do tempo. Seguindo o exemplo da Figura 11 pressione nas marcas a azul de forma a alterar a forma dos sinais de entrada. **Grave o ficheiro de estímulos.**
- 6 Para simular o circuito, na TAB “*Sources*” escolha a opção “*Behavioral Simulation*” (ver Figura 12) e depois o ficheiro de estímulos `circuit_simulation`. Seguidamente, na TAB “*Processes*” execute o comando “*Simulate Behavioral Model*”. Deverá aparecer uma janela com a evolução temporal dos sinais de entrada e saída do circuito, tal como ilustrado na Figura 13.
Nota: se tentar simular directamente o circuito (em vez do ficheiro de estímulos) aparecerá uma janela com todos os sinais a vermelho, i.e., com a indicação de valor indefinido. Isto acontece porque a ferramenta de simulação não é capaz de calcular o valor de saída das portas lógicas se não conhecer o valor de entrada.
- 7 Se desejar, pode alterar o tempo de simulação. Para tal, localize na barra de ferramentas os seguintes botões:



Pressione o primeiro botão para recomençar a simulação. Seguidamente insira na caixa de texto o tempo de simulação desejado. Finalmente pressione o botão com uma amпуheta (5º botão a contar da esquerda) para correr a simulação durante esse tempo.




Figura 11 - Edição do ficheiro de estímulos para o circuito teste .sch.




Figura 12 - Para a simulação do circuito é necessário:

- (i) TAB "Sources": escolher a opção "Behavioral Simulation";
- (ii) TAB "Sources": escolher o ficheiro de estímulos, neste caso circuit_simulation;
- (iii) TAB "Processes": executar o comando "Simulate Behavioral Model".




Figura 13 - Simulação do circuito teste .sch.

CRIAÇÃO DE UM NOVO SÍMBOLO

Por vezes é necessário integrar um circuito já desenhado num esquema mais complexo. Para simplificar o processo, é possível criar um símbolo para o esquema do circuito `teste.sch`. Após este processo pode utilizar o símbolo noutros esquemas como se tratasse de qualquer outra porta lógica. Deve prosseguir da seguinte forma:

- 1 Tal como indicado na Figura 14, na TAB “Sources”, modo “Implementation”, escolha o circuito `teste.sch`. Seguidamente, na TAB “Processes”, execute o comando “Create Schematic Symbol”.
- 2 Para ilustrar como pode agora usar o novo símbolo, crie um novo esquema. Para tal, execute `Project → New Source`, e selecione um esquema do tipo “Schematic”.
- 3 Insira no novo esquema o símbolo “teste” como se tratasse de qualquer outra porta lógica (ver Figura 15).
- 4 A Figura 16 ilustra um exemplo de um circuito consituído pela “porta lógica” `teste`, acabada de criar.




Figura 14 – Criação de um símbolo para o circuito `teste.sch`.




Figura 15 – Inserção do símbolo `teste`.




Figura 16 - Exemplo de um esquema constituído por um flip-flop com reset síncrono com o sinal de relógio (clk) e pelo circuito teste.

ARQUIVAR O PROJECTO

Pode arquivar o seu projecto num único ficheiro usando *Project* → *Archive*. Recomenda-se que guarde uma cópia do arquivo em pen própria, visto que a área no disco rígido do computador do laboratório não está protegida.

RESOLUÇÃO DE PROBLEMAS E QUESTÕES

Existe uma FAQ na página da Unidade Curricular (UC) de Sistemas Digitais com a resposta a perguntas frequentes. Antes de consultar um dos docentes da UC verifique se a sua dúvida não está respondida nesse documento.