



1. [3 val] Considere o circuito da figura e as formas de onda indicadas. Esboce as formas de onda dos sinais X, Y e W, considerando X, Y e W inicialmente a 0 e tendo em conta os tempos de propagação indicados para os elementos de memória. Justifique.

	Mem1	Mem2	Mem3
t_{SETUP}	1 ns	1 ns	1 ns
t_{HOLD}	1 ns	1 ns	1 ns
t_{PHL}	4 ns	1 ns	2 ns
t_{PLH}	3 ns	2 ns	4 ns




Mem1 $\equiv$ Flip-Flop D
 Mem2 $\equiv$ Latch D
 Mem3 $\equiv$ Flip-Flop JK



2. [2 val] Considere o circuito da figura. Preencha a tabela abaixo indicando quais os valores que tem de impôr nas entradas, antes de cada transição de relógio, de modo a o circuito realizar a sequência:

1. Iniciar o registo no estado Q=7.
2. Passar ao estado Q=14.
3. Passar ao estado Q=13.
4. Passar ao estado Q=6.

Justifique.



Acção	A	B	C	E	F	J	K
1	1	–	–	–	0	1	–
2	0	1	1	–	–	–	0
3	0	1	1	–	–	–	1
4	0	0	1	0	–	–	–
ou	1	–	–	–	0	0	–

As entradas assinaladas com '–' (don't care) podem ser 0 ou 1

1. Carregamento paralelo de 7: Modo 1, D=0111.
2. De estado 7=0111 para 14=1110 - Deslocamento à esquerda, com entrada série 0: Modos 2 e 3, e Entrada 5 activa.
3. De estado 14=1110 para 13=1101 - Deslocamento à esquerda, com entrada série 1: Modos 2 e 3, e Entrada 5 activa. .
4. De estado 13=1101 para 6=0110
 - Deslocamento à direita, com entrada série 0: Modos 2 e 4, e Entrada 5 activa.
 - ou
 - Carregamento paralelo de 6: Modo 1, D=0110.

3. a) [2 val] Utilize os 2 contadores da figura para realizar um contador **decimal** que concretize um ciclo de contagem entre 0 e 17 (módulo 18). (Note que um contador decimal conta em BCD - Binary Coded Decimal) Utilize o mínimo de portas lógicas adicionais.

Justifique indicando todos os passos que seguiu até chegar ao circuito final.

b) [1 val] Inclua uma entrada (e lógica) de inicialização que, quando activa, permita colocar o circuito no estado 12 (sem alterar a sequência normal de contagem do circuito). Justifique.

a)

O número decimal é constituído por 2 dígitos D_1 (dezenas) e D_0 (unidades).

O sinal Det9 detecta que o contador das unidades chegou a 9, caso em que activa a contagem no contador das dezenas e faz com que o estado seguinte do contador das unidades seja o 0.

O sinal Det17 detecta que o contador chegou a 17.

O Modo 1 (Carregamento Paralelo) é activado (a zero), se:

Contador Unidades - Det9 ou Det17, logo $M1 = \overline{Det9 + Det17}$


Contador Dezenas - M1 activado a zero se Det17, logo $M1 = \overline{Det17}$

b)

A Entrada INI activa activa o Modo 1 (Carregamento Paralelo), e faz o contador passar a 12 carregando 2 no contador das unidades e 1 no contador das dezenas.


Unidades: $M1 = \overline{Det9 + Det17 + INI}$

Dezenas: $M1 = \overline{Det17 + INI}$



4. O diagrama de estados da figura descreve o comportamento de um circuito sequencial síncrono com uma entrada E e duas saídas Y1 e Y0. O estado é codificado pelas saídas de dois flip-flops, Q1 e Q0, conforme indicado na tabela.

- a) [1,5 val] Complete a tabela de transições de estados em baixo (os valores de Q1 e Q0 são dados pelas saídas de dois flip-flops do tipo D). Justifique.
- b) [1,5 val] Obtenha as expressões para D1, D0 e Y1, Y0 em função de Q1, Q0 e E. Justifique.
- c) [1 val] Esboce o logigrama correspondente à concretização do diagrama de estados apresentado. (use as costas da folha se necessitar)



Estado Actual		Entrada	Saídas		Estado Seguinte		
	Q1Q0(n)	E	Y1	Y0	Q1Q0(n+1)	D1	D0
A	00	0	1	0	C 10	1	0
		1	1	0	B 01	0	1
B	01	0	0	0	A 00	0	0
		1	1	0	B 01	0	1
C	10	0	1	1	C 10	1	0
		1	1	0	A 00	0	0


Q1 Q0	E		E		E		E	
	0	1	0	1	0	1	0	1
00	1	1	0	0	1	0	0	1
01	0	1	0	0	0	0	0	1
11	X	X	X	X	X	X	X	X
10	1	1	1	0	1	0	0	0
	Y1		Y0		D1		D0	

$$Y_1 = \overline{Q_0} + E$$


$$Y_0 = Q_1 \cdot \overline{E}$$

$$D_1 = \overline{Q_0} \cdot \overline{E}$$


$$D_0 = \overline{Q_1} \cdot E$$



5. Considere o circuito da figura ao lado, que realiza a máquina de estados especificada pelo diagrama abaixo.



FF D	
t_{SETUP}	3 ns
t_{HOLD}	1 ns
t_{PHL}	10 ns
t_{PLH}	10 ns
AND	
t_{PHL}	7 ns
t_{PLH}	7 ns
OR	
t_{PHL}	5 ns
t_{PLH}	5 ns
NOT	
t_{PHL}	2 ns
t_{PLH}	2 ns



- a) [1 val] Indique qual a codificação de estados utilizada, completando a tabela abaixo. Justifique.
- b) [1 val] Este circuito tem *lockout*? Justifique.
- c) [2 val] Considerando as características temporais dos elementos de circuito indicadas, calcule a frequência máxima de relógio para que o circuito funcione correctamente. Justifique.

Estado	Codificação		
	Q2	Q1	Q0
A	1	0	0
B	0	0	1
C	0	1	0

a) Codificação "one-hot".

Do diagrama de estados: $Y_1 = Q_A + Q_C$ $Y_0 = Q_B + Q_C$

Do logigrama: $Y_1 = Q_2 + Q_1$ $Y_0 = Q_1 + Q_0$

Portanto, $Q_A \equiv Q_2$ $Q_B \equiv Q_0$ $Q_C \equiv Q_1$

b) Se $E=0$, então $D_2=1$, $D_1=0$, $D_0=0$,
portanto é possível forçar o estado A, logo não há lockout.

c) Existem 3 caminhos de propagação de sinal entre os FF (em todos os elementos de circuito, $t_{\text{PLH}}=t_{\text{PHL}}$), portanto:

FF2→FF0: $t_{P2} = t_{P_{\text{FFD}2}} + t_{P_{\text{OR}}} + t_{P_{\text{AND}}} = 22\text{ns}$

FF1→FF0: $t_{P1} = t_{P_{\text{FFD}1}} + t_{P_{\text{OR}}} + t_{P_{\text{AND}}} = 22\text{ns}$

FF0→FF1: $t_{P0} = t_{P_{\text{FFD}0}} + t_{P_{\text{AND}}} = 17\text{ns}$

$T_{\text{CLKmin}} = \max(t_{P2} + t_{\text{SETUP}_{\text{FF0}}} ; t_{P1} + t_{\text{SETUP}_{\text{FF0}}} ; t_{P0} + t_{\text{SETUP}_{\text{FF1}}}) = 25\text{ns}$

$f_{\text{CLKmax}} = 1/T_{\text{CLKmin}} = 1/25 \text{ GHz} = 40 \text{ MHz}$

6. [2 val] Pretende-se realizar uma máquina de Moore que detecta se um inteiro, representado em complemento para 2 por um bloco de 3 bits, pertence ao intervalo $[-3; +1]$. Os bits são apresentados em série à máquina, numa única entrada, começando pelo de maior peso. Ao receber o bit menos significativo a máquina activa a saída durante um período de relógio se e só se o número estiver na gama pretendida, e passa a processar o bloco de 3 bits seguinte (ou seja, o sistema opera **sem sobreposição**).

Esboce o diagrama de estados que concretiza a máquina especificada. Indique o que cada estado representa. Explique sucinta mas claramente o funcionamento da máquina de estados.

A saída é activada caso a palavra de 3-bits seja:

+1 = 001
 0 = 000
 -1 = 111
 -2 = 110
 -3 = 101

Estado I: Estado inicial.

Estado Z: O bit mais significativo é 0.


Estado M: Os 2 bits mais significativos são 00 ou 11. O número está dentro do intervalo, qualquer que seja o bit menos significativo.

Estado D: Foram recebidos os 3 bits e o número está dentro do intervalo.

Estado U: O bit mais significativo é 1.


Estado T: Os 2 bits mais significativos são 10.

Estado E: Os 2 bits mais significativos são 01. O número está fora do intervalo, qualquer que seja o bit menos significativo.



7. [2 val] O circuito da figura engloba duas ROMs cujo conteúdo se encontra tabelado. Indique os valores observados no barramento de dados $D_3 \dots D_0$ para as combinações apresentadas abaixo nas linhas $A_3 \dots A_0$. Justifique.

Endereço	ROM1	ROM2
000	0111	1010
001	0110	1011
010	0101	1100
011	0100	1101
100	0011	1110
101	0010	1111
110	0010	0000
111	1000	0001



O sinal A_0 activa uma ou outra das ROMs:

$E=0 \rightarrow$ ROM1 activa, ROM2 inactiva

$E=1 \rightarrow$ ROM1 inactiva, ROM2 activa

Os sinais $A_3A_2A_1$ endereçam as posições de memória de cada um dos blocos.

$A_3A_2A_1A_0$	$D_3D_2D_1D_0$
0011	1011
1010	0010
1011	1111
1110	1000

Conteúdo da posição 1 da ROM2

Conteúdo da posição 5 da ROM1

Conteúdo da posição 5 da ROM2

Conteúdo da posição 7 da ROM1