

Antes de iniciar a prova, tenha em atenção o seguinte:

- i. A prova contempla 10 perguntas, distribuídas por 16 páginas, e tem a duração de 2h30m.
- ii. Existem 4 variantes distintas da prova: A, B, C e D.
- iii. A prova é sem consulta. Sobre a secretária apenas deve encontrar-se a sua identificação (cartão de estudante).
- iv. Identifique todas as folhas do enunciado com o seu nome e número mecanográfico. Recorde que logo após terminar a prova todas as páginas serão desagafadas e separadas. Folhas não identificadas não serão cotadas!!!
- v. Resolva a prova no próprio enunciado. Para cada questão é fornecido um espaço próprio, dentro do qual deverá responder. A sua dimensão está ajustada ao tamanho expectável da resposta.
- vi. Excepcionalmente, e caso realmente necessite, pode usar o espaço extra disponível das páginas em branco, colocadas ao longo da prova. Nesse caso, deve indicar junto ao enunciado da pergunta que a resposta à mesma se encontra na página que utilizou.
- vii. Justifique adequadamente todas as respostas.
- viii. Responda à prova com calma. Se não sabe responder a uma pergunta, passe à seguinte e volte a ela no fim.

1. Considere o número $X = 127$, representado na base 8.

- a) Converta-o para a base 2.[1,0 val.]
- b) Utilize o resultado obtido para converter o mesmo número para base 16.[0,5 val.]
- c) Represente o número $Y = 2359$ em BCD.[0,5 val.]



(Página deixada intencionalmente em branco.)

Aluno:

Nº

Pág. 4




4. Implemente uma unidade aritmética com dois operandos de 4 bits $X(3:0)$ e $Y(3:0)$ e saída $Z(3:0)$, representados em complemento para 2. A unidade aritmética é controlada por uma variável de controlo de 1 bit (F), realizando as seguintes operações:

F	Operação
0	$Z = 2X - Y$
1	$Z = 2X + Y$

Desenhe o diagrama lógico do circuito utilizando um circuito somador de 8 bits (com entrada e saída de transporte) e o mínimo de lógica discreta possível..... [2,0 val.]

Aluno:

Nº



(Página deixada intencionalmente em branco.)

Aluno:

Nº

Pág. 6




(Página deixada intencionalmente em branco.)

Aluno:

Nº


Pág. 8

6. Considere o circuito sequencial da figura seguinte, com uma entrada X e uma saída Y, e os tempos de propagação indicados na tabela:




	OR	AND	NOT	FF
t_{pLH}	3ns	2ns	1ns	2ns
t_{pHL}	3ns	2ns	1ns	2ns
t_{Hold}	---	---	---	1.5ns
t_{Setup}	---	---	---	1ns

a) Esboce as formas de onda indicadas para o circuito da figura.[1,0 val.]



b) Determine a frequência máxima de relógio para a qual o circuito funciona correctamente. Justifique, indicando todos os caminhos que influenciam o período de relógio.[1,0 val.]

Aluno:	Nº
--------	----



(Página deixada intencionalmente em branco.)

Aluno:

Nº

Pág. 10



(Página deixada intencionalmente em branco.)

Aluno:



Nº

Pág. 12

8. Pretende-se implementar um circuito que implemente o padrão de contagem representado na figura ao lado, correspondente a um sinal de 8 bits (b0 a b7). Este padrão corresponde à contagem de 8 estados Ex, que se repetem ao longo do tempo, em que o estado genérico En caracteriza-se por apresentar os n bits mais significativos com o valor zero, sendo os restantes bits colocados com o valor lógico um[1,5 val.]

- Utilizando o mínimo de lógica combinatória adicional e assumindo um deslocamento à direita, ligue os dois registos de deslocamento apresentados de modo a implementar um gerador deste padrão.
- Indique na tabela, para cada estado, a operação (S1,S0) realizada pelo registo de deslocamento (00,01,10,11).

Estado	b7	b6	b5	b4	b3	b2	b1	b0	Operação (S1,S0)
E0	1	1	1	1	1	1	1	1	
E1	0	1	1	1	1	1	1	1	
E2	0	0	1	1	1	1	1	1	
E3	0	0	0	1	1	1	1	1	
E4	0	0	0	0	1	1	1	1	
E5	0	0	0	0	0	1	1	1	
E6	0	0	0	0	0	0	1	1	
E7	0	0	0	0	0	0	0	1	
E0	1	1	1	1	1	1	1	1	
E1	0	1	1	1	1	1	1	1	
E2	0	0	1	1	1	1	1	1	
E3	0	0	0	1	1	1	1	1	



Aluno:	Nº
--------	----



(Página deixada intencionalmente em branco.)


Aluno:

Nº

Pág. 14

9. Projecte um sistema de memória constituído por 8k endereços e com palavras de 16 bits, de acordo com o mapa de memória ilustrado na figura. Considere que para a concretização deste projecto dispõe dos seguintes dispositivos de memória:

- DRAM 4k x 16 bits
- SRAM 4k x 16 bits
- EPROM 2k x 8 bits



Assuma que todas as memórias dispõem de uma entrada CE (chip-enable), que permite colocar o respectivo barramento de dados em alta impedância. Pode utilizar os componentes que julgar mais convenientes para realizar o circuito de descodificação.....[1,5 val.]


NOTA: Para garantir a legibilidade do circuito, represente as diferentes linhas de dados e de endereços através de barramentos.

Aluno:

Nº

Pág. 15

10. Considere o seguinte diagrama de estados de um circuito sequencial síncrono, caracterizado por 3 entradas (A,B,C) e 3 saídas (X,Y,Z):



Pretende-se implementar este circuito através de uma máquina de estados micro-programada constituída por uma EPROM e um contador.

a) Identifique a largura (n° bits) dos sinais representados no diagrama:[0,5 val.]

n_1	n_2	n_3	n_4

b) Determine o conteúdo da fracção da EPROM que permite implementar todas as transições do diagrama de estados que saem do estado E1 e E7 (indique o endereço e o valor das correspondentes posições da memória).[1,5 val.]

c) Indique qual a dimensão mínima da EPROM de forma a garantir o funcionamento do circuito, tendo em conta este diagrama de estados (não precisa fazer qualquer normalização para uma potência inteira de 2).[0,5 val.]

Aluno:	N ^o
--------	----------------