



Antes de iniciar a prova, tenha em atenção o seguinte:

- i. A prova contempla 10 perguntas, distribuídas por 16 páginas, e tem a duração de 2h30m.
- ii. A prova é sem consulta. Sobre a secretaria apenas deve encontrar-se a sua identificação (cartão de estudante).
- iii. Identifique todas as folhas do enunciado com o seu nome e número mecanográfico. Recorde que logo após terminar a prova todas as páginas serão desagrafadas e separadas. Folhas não identificadas não serão cotadas!!!
- iv. Resolva a prova no próprio enunciado. Para cada questão é fornecido um espaço próprio, dentro do qual deverá responder. A sua dimensão está ajustada ao tamanho expectável da resposta.
- v. Excepcionalmente, e caso realmente necessite, pode usar o espaço extra disponível das páginas em branco, colocadas ao longo da prova. Nesse caso, deve indicar junto ao enunciado da pergunta que a resposta à mesma se encontra na página que utilizou.
- vi. Justifique adequadamente todas as respostas.
- vii. Responda à prova com calma. Se não sabe responder a uma pergunta, passe à seguinte e volte a ela no fim.

1. Considere o número X = 1ADh, representado na base 16.

- a) Converta-o para a base 10. [1,0 val.]
- b) Represente o mesmo número na base 8, com 12-bits. [0,5 val.]
- c) Represente o número Y = -X na notação em complemento para dois, com 8-bits. [0,5 val.]

base 2

a) $1AD = 16^2 + 10 \cdot 16 + 13 = 256 + 160 + 13 = \underline{\underline{429}}$

base 8

b) $1AD = \underbrace{0001}_{1} \underbrace{1010}_{1} \underbrace{1101}_{1} = 0655_8$

c)

$\begin{array}{r} 1110.0101\ 0010 \\ \hline 1110.0101\ 0011 // \end{array}$



2. Considere a função lógica $f(A,B,C,D,E)$ incompletamente especificada, definida da seguinte forma:

$$f(A,B,C,D,E) = \sum m(1,2,6,9,13,14,15,17,22,25,29,30,31) + \sum m_d(7,8,18,23)$$

A variável A é a de maior peso e a variável E é a de menor peso.

- a) Apresente o mapa de Karnaugh correspondente a esta função, utilizando as linhas/colunas necessárias na grelha disponibilizada para o efeito. [1.0 val.]

<u>AB</u>	000	001	011	010	100	111	101	100
00	1		1	1	X			
01	X	1			1	1	1	
11		1			1	1	1	
10	1		X	1	X			

- b) Identifique a expressão algébrica do seguinte mapa de Karnaugh. Justifique, apresentando os implicantes (agrupamentos) correspondentes à função no mapa. [1,0 val.]

AB		CDE			
AB	CD	000	001	011	010
00	X		1		
01	1	1	X	X	
11	X	1	X	1	
10			X		
		110	011	101	100
			X	X	X
			X	1	
			1	X	
				1	1

$$d = B\bar{C} + B\bar{D} + DE + \bar{B}CE$$

$$= B(\bar{C} + 0) + E(D + \bar{B}C)$$



- c) Na solução identificada na alínea anterior, qual o valor da função quando a entrada (A,B,C,D,E) toma o valor 5? Justifique. [0.5 val.]

3. Considere a função lógica $f(A,B,C) = (A \oplus B) + \bar{B} \cdot (\bar{A} + C)$

- a) Apresente, na quadrícula, a tabela de verdade correspondente a esta função Booleana. [1,0 val.]

A	B	C	$A \oplus B$	$\bar{A} + C$	$\bar{B}(\bar{A} + C)$	F
0	0	0	0	1	1	1
0	0	1	0	1	1	1
0	1	0	1	1	0	1
0	1	1	1	1	0	1
1	0	0	1	0	0	1
1	0	1	1	1	1	1
1	1	0	0	0	0	0
1	1	1	0	1	0	0

- b) Utilizando apenas descodificadores com 2 entradas (ver figura) e portas lógicas NOR de 2 entradas (não pode usar portas inversoras), projecte e implemente a função lógica $f(A,B,C)$ [1,0 val.]



Aluno:	Nº
--------	----




(Página deixada intencionalmente em branco.)




4. Pretende-se projectar um circuito que compara dois números de 4 bits $A(3:0)$ e $B(3:0)$ em representação de complemento para dois. O circuito deverá apresentar na sua saída $X(3:0)$ o maior dos dois operandos de entrada (A/B). Deverá ainda ter duas saídas de 1 bit cada (EQ e GT) que tomam valores de acordo com a seguinte tabela:

Comparação	EQ	GT	$X(3:0)$
$A=B$	1	Indiferente	$A(3:0)$ ou $B(3:0)$
$A>B$	0	1	$A(3:0)$
$A<B$	0	0	$B(3:0)$



Desenhe o diagrama lógico do circuito utilizando o circuito somador ilustrado na figura acima e o mínimo de logica discreta possível..... [2,0 val.]






(Página deixada intencionalmente em branco.)

5. Considere o circuito da figura.

Apresente, na quadrícula, a tabela de verdade das funções $f_A, f_B, f_C, f_D, f_E, f_F, f_G, f_H$ e Y em função das variáveis (X_0, X_1) . Assuma que a variável X_0 é a de menor peso. [1,5 val.]




X_3	X_2	X_1	X_0	$\overline{f_A}$	$\overline{f_B}$	$\overline{f_C}$	$\overline{f_D}$	$\overline{f_E}$	$\overline{f_F}$	$\overline{f_G}$	$\overline{f_H}$	\overline{Y}
0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1	0	0	1	0	1
0	0	1	0	0	0	1	1	0	1	1	0	0
0	0	1	1	0	0	1	0	0	1	0	0	1
0	1	0	0	0	1	1	0	1	0	1	0	1
0	1	0	1	0	1	1	1	1	0	0	1	1
0	1	1	0	0	1	0	1	0	1	1	0	0
0	1	1	1	0	1	0	0	0	1	0	0	1
1	0	0	0	1	1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1	0	1	0	1	0
1	0	1	0	1	1	1	1	1	0	1	1	0
1	0	1	1	1	1	1	0	1	0	0	1	1
1	1	0	0	1	0	1	0	0	0	1	0	0
1	1	0	1	1	0	1	1	0	1	0	1	0
1	1	1	0	1	0	0	1	0	0	0	1	1
1	1	1	1	1	0	0	0	0	0	1	0	1

Utilize apenas as linhas/colunas que considerar necessário.

(Página deixada intencionalmente em branco.)



6. Considere o circuito sequencial da figura seguinte, com uma entrada X e uma saída Y, e os tempos de propagação indicados na tabela:



AND	FF_JK
t_{PLH}	1ns
t_{PHL}	2ns
t_{Hold}	1ns
t_{Setup}	1ns

- a) Esboce as formas de onda indicadas para o circuito da figura. [1,0 val.]



- b) Determine a frequência máxima de relógio para a qual o circuito funciona correctamente. Justifique. [0,5 val.]


$$T_{dly} = \max \left\{ \begin{array}{l} (t_p)^{FF_0} + (t_{PHL})^{AND} + (t_s)^{FF_1} \\ (t_p)^{FF_1} + (t_{PHL})^{AND} + (t_s)^{FF_0} \end{array} \right\} = 2 + 2 + 1 = 5 \text{ ns}$$

$$\Rightarrow f_{max} = \frac{1}{5 \text{ ns}} = 200 \text{ MHz}$$



(Página deixada intencionalmente em branco.)

7. Considere o seguinte diagrama de estados de um circuito sequencial síncrono, caracterizado por duas entradas (N,E) e uma saída (Z):


Codificação dos Estados

A	11
B	10
C	01
D	00

- a) Apresente, no quadriculado, a tabela de transição de estados deste circuito. Considere a codificação de estados indicada na tabela. [1,0 val.]
- b) Sintetize as funções lógicas correspondentes às entradas dos flip-flops e à saída do circuito. Considere a utilização de flip-flops do tipo D..... [1,5 val.]

	Q_1^n	Q_0^n	N	E	Q_1^{n+1}	Q_0^{n+1}	Z	Q_1^{n+1}	Q_0^{n+1}	Z	Q_1^{n+1}	Q_0^{n+1}	Z	
D	0	0	0	0	1	1	0	0	1	1	0	1	1	0
	0	0	0	1	0	0	1	0	1	0	1	0	1	1
	0	0	1	0	1	1	0	1	1	1	1	1	1	0
	0	0	1	1	0	0	1	1	0	1	1	0	1	1
	0	1	0	0	0	1	0	0	1	0	0	0	1	0
	0	1	0	1	0	0	1	0	1	0	0	1	0	1
	0	1	1	0	0	1	0	0	1	0	1	0	1	0
	0	1	1	1	0	0	1	0	1	1	0	1	1	1
	0	1	0	0	0	1	0	0	1	0	0	0	1	0
	0	1	0	1	0	0	1	0	1	0	0	1	0	1
	0	1	1	0	0	1	0	0	1	0	1	0	1	0
	1	0	0	0	1	0	0	1	0	0	1	1	1	0
	1	0	0	1	0	0	1	0	1	0	0	1	0	1
	1	0	1	0	0	1	0	1	0	1	1	1	1	1
	1	0	1	1	0	0	1	1	0	1	1	1	1	1
	1	1	0	0	1	1	0	0	1	1	0	1	1	0
	1	1	0	1	0	0	1	0	1	1	1	1	1	1
	1	1	1	0	1	0	0	1	0	1	1	1	1	1

Utilize apenas as linhas/colunas que considerar necessário.



(Página deixada intencionalmente em branco.)





8. Considere o contador representado em baixo. Utilizando o mínimo de lógica combinatória adicional, implemente um circuito que realize a contagem binária da sequência de todos os números ímpares entre 13 e 27 (i.e.: ..., 13, 15, 17, 19, 21, 23, 25, 27, 13, 15, 17, ...) [1,0 val.]

13	0 1 1 0 1
15	0 1 1 1 1
17	1 0 0 0 1
19	1 0 0 1 1
21	1 0 1 0 1
23	1 0 1 1 1
25	1 1 0 0 1
27	1 1 0 1 1

1,5

contagem binária entre 6 e 13!!!






(Página deixada intencionalmente em branco.)




9. Projecte um sistema de memória constituído por 16k endereços e com palavras de 32 bits, de acordo com o mapa de memória ilustrado na figura. Considere que para a concretização deste projecto dispõe dos seguintes dispositivos de memória:

- RAM 4k x 32 bits
- Flash 4k x 8 bits

Assuma que todas as memórias dispõem de uma entrada CE (chip-enable), que permite colocar o respectivo barramento de dados em alta impedância. Pode utilizar os componentes que julgar mais convenientes para realizar o circuito de descodificação. [1,5 val.] 2,0



NOTA: Para garantir a legibilidade do circuito, represente as diferentes linhas de dados e de endereços através de barramentos.




Aluno:

Nº

Pág. 15



10. Considere o seguinte diagrama de estados de um circuito sequencial síncrono, caracterizado por 3 entradas (A,B,C) e 3 saídas (P,Q,R):



Pretende-se implementar este circuito através de uma máquina de estados micro-programada constituída por uma EPROM e um registo.

- Represente, no diagrama de estados, uma codificação possível para os diferentes estados do circuito..... [0,5 val.]
- Identifique na figura a largura (nº bits) dos sinais representados no diagrama: n_1 a n_5 [0,5 val.]
- Determine o conteúdo da fracção da EPROM que permite implementar todas as transições do diagrama de estados que saem do estado S3 (indique o endereço e o valor das correspondentes posições da memória). [1,0 val.]

Endereço	n_2	n_3	n_4	P	Q	R
0 11	110	100	01	1	0	0

- Indique qual a dimensão mínima da EPROM de forma a garantir o funcionamento do circuito, tendo em conta este diagrama de estados (não precisa fazer qualquer normalização para uma potência inteira de 2). [0,5 val.]

$$7 \text{ endereços} \quad \text{podevar de } 3 \text{ bits} \quad > 2^3 = 8 \text{ bits}$$