


Antes de iniciar o teste, tenha em atenção o seguinte:

- i. Duração do teste: 1h30m.
- ii. O teste contempla 4 perguntas, distribuídas em 10 páginas.
- iii. Existem 4 variações distintas do teste: A, B, C e D.
- iv. O teste é sem consulta. Sobre a secretária apenas deve encontrar-se a sua identificação (cartão de estudante).
- v. Identifique todas as folhas do enunciado. Folhas não identificadas não serão cotadas!
- vi. Resolva o teste no próprio enunciado. Para cada questão é fornecido um espaço próprio, dentro do qual deverá responder. A sua dimensão está ajustada ao tamanho expectável da resposta.
- vii. Excepcionalmente, e caso realmente necessite, pode usar o espaço extra disponível das páginas em branco, colocadas ao longo do teste. Nesse caso, deve indicar junto ao enunciado da pergunta, que a resposta à mesma se encontra na página que utilizou.
- viii. Justifique adequadamente todas as respostas.
- ix. Responda ao teste com calma. Se não sabe responder a uma pergunta, passe à seguinte e volte a ela no fim.


1. Considere o seguinte circuito lógico:

- a) Obtenha, através da inspeção do circuito e posterior simplificação algébrica (sem recurso a tabela de verdade), a função booleana $X(A,B,C)$ na forma canónica disjuntiva (soma de produtos). Justifique com todos os passos intermédios. [2,0 val.]







- b) Implemente esta função utilizando apenas um multiplexler 4:1 semelhante ao apresentado em cima e o mínimo de lógica adicional. [1,5 val.]
Sugestão: comece por fazer a tabela de verdade da função.



2. Pretende-se implementar um circuito combinatório que decodifique o valor binário de 4-bits colocado à sua entrada em cada um dos sinais que irão ativar os 7 segmentos do display. Assuma que o valor de entrada varia apenas entre 0 e 9.




A figura de cima apresenta o mapeamento entre cada número representado na entrada (X_3, X_2, X_1, X_0) e os segmentos (a,b,c,d,e,f,g) que deverão ser ligados, de acordo com a tabela apresentada ao lado:

X_3	X_2	X_1	X_0	a	b	c	d	e	f	g
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1

- a) Indique a função Booleana na forma canónica conjuntiva (produto de somas) correspondente ao sinal do segmento (a). [1,5 val.]

- b) Implemente o circuito correspondente à ativação dos segmentos (e,f) utilizando exclusivamente portas NOT, NOR de 4 entradas e decodificadores 3:8 semelhantes aos ilustrados na figura. [2,0 val.]




- c) Indique o estado dos segmentos (e,f) quando, inadvertidamente, a entrada X_3, X_2, X_1, X_0 apresenta o valor 13? Justifique..... [0,5 val.]

Aluno:

Nº

Pág. 4

3. Pretende-se implementar um sistema de gestão da energia consumida pelos 2 elevadores existentes num determinado edifício constituído por 10 pisos, numerados entre -2 (cave mais baixa) e 7 (piso mais elevado). O piso térreo assume o valor 0. Em cada instante, o sistema de controlo representa a posição de cada elevador através das variáveis A e B, que representam o piso em que se encontram os elevadores utilizando uma representação em complemento para 2.



- a) Indique o número mínimo de bits (n) necessários para representar a posição dos elevadores (variáveis A e B). Justifique. [1,0 val.]
- b) Os pisos -2, 5, 6 e 7 foram ocupados por uma embaixada, pelo que foi necessário impor medidas de segurança para impedir a paragem dos elevadores nestes pisos por pessoas não autorizadas. Implemente um circuito que gere o sinal `GrantAccess` a partir dos bits que representam a variável A (posição do elevador A) e que assinala (com o valor lógico 0) a passagem do elevador pelos pisos da embaixada. Apresente o mapa de Karnaugh utilizado na minimização e utilize exclusivamente portas lógicas NAND de 3 entradas. Assuma que este sinal pode tomar qualquer valor quando a variável A toma valores fora da gama de representação dos pisos. [3,0 val.]



(Página deixada intencionalmente em branco.)


Aluno:

Nº

A não identificação desta folha implica que as respostas que lhe correspondem não lhe serão atribuídas.

- c) O algoritmo de minimização de energia consumida baseia-se no princípio simples de, aquando de uma chamada do elevador, deslocar o elevador (A ou B) que está mais próximo do piso (X) onde se encontra a pessoa a transportar. Implemente um circuito que gere um sinal *MoveA* caso seja o elevador A o que está mais próximo. [1,5 val.]

NOTA: sugere-se a utilização (não obrigatória) dos seguintes componentes. Em particular, o módulo *ABSDIF* calcula o valor absoluto da diferença entre dois números representados em complemento para 2 (i.e., $Y = |A - B|$).




d) Para aceder aos pisos da embaixada, foi colocado um leitor de cartões magnéticos no elevador, a fim de permitir a leitura da identificação do utilizador (representada na base 16).

- Indique a identificação (em decimal) do utilizador correspondente à leitura do valor $K = 1AE_{16}$ [1,0 val.]




- Represente o número $J = -K$ na base 2, em notação de complemento para 2. [0,5 val.]

4. Considere o circuito sequencial da figura abaixo com entradas CLK, INI e X(3:0) e saídas Z e N, correspondentes às flags de *Zero* e *Negative* do somador.



- a) Considerado que $X=0101_{(2)}$, e desprezando os tempos de propagação das portas lógicas, complete o diagrama temporal apresentado em baixo. [2,0 val.]



Aluno:

Nº

Pág. 9

- b) Considerando os tempos de propagação indicados na tabela ao lado, indique justificadamente qual o caminho crítico que conduz ao mínimo período de relógio. Indique ainda o valor da frequência máxima de relógio [1,5 val.]

Componente	t_p [ps]	t_{su} [ps]
FF	20	10
Rotate Left	10	-
X/Y	60	-
MUX	80	-
AND2	30	-
OR2	30	-
NAND2	20	-
NOR2	20	-
Adder4	260	-

- c) Indique o esquema interno do componente Adder4 considerando a utilização de full-adders, half-adders e qualquer outra lógica que achar conveniente. Justifique [2,0 val.]