


This page will be discarded

**Volume 1 - Part I**

- A. What is the minimum clock period of the following circuit, given the table values (in ns)?  
 [Qual é o período de relógio mínimo do seguinte circuito, assumindo os valores da tabela (em ns)?]




- [ 1 ]: 27                      [ 2 ]: 56                      [ 3 ]: 51  
 [ 4 ]: 42                      [ 5 ]: 41                      [ 6 ]: None of the other options  
 [Nenhuma das outras opções]

Correct answers: [ 4 ]

- B. Consider the following state diagram with two inputs  $X_1X_0$  and where each state  $S_i (i = 1, \dots, 8)$  is implemented with D flip-flops, with input  $D_i$  (next state) and output  $Q_i$  (current state). Select, only for the state  $S_4$ , the correct option for  $D_4$  as a function of  $X_1$  and  $X_0$  and the current states  $Q_i$ .  
 [Considere o seguinte diagrama de estados com duas entradas  $X_1X_0$  em que cada estado  $S_i (i = 1, \dots, 8)$  é implementado com flip-flops do tipo D, com entradas  $D_i$  (próximo estado) e saída  $Q_i$  (estado actual). Indique, para o estado  $S_4$ , a expressão de  $D_4$  como função de  $X_1$  e  $X_0$  e os estados actuais  $Q_i$ .]

- [ 1 ]:  $D_4 = X_1\bar{X}_0Q_2 + X_1X_0Q_3 + X_1\bar{X}_0Q_7 + X_1\bar{X}_0Q_8$   
 [ 2 ]:  $D_4 = X_1X_0Q_1 + \bar{X}_1\bar{X}_0Q_2 + X_1\bar{X}_0Q_6 + X_1X_0Q_7$   
 [ 3 ]:  $D_4 = \bar{X}_1X_0Q_1 + X_1\bar{X}_0Q_3 + \bar{X}_1X_0Q_5 + \bar{X}_1X_0Q_8$   
 [ 4 ]:  $D_4 = \bar{X}_1\bar{X}_0Q_1 + X_1X_0Q_2 + \bar{X}_1\bar{X}_0Q_4 + \bar{X}_1X_0Q_6$   
 [ 5 ]:  $D_4 = \bar{X}_1X_0Q_2 + \bar{X}_1X_0Q_3 + \bar{X}_1X_0Q_4 + \bar{X}_1\bar{X}_0Q_5$   
 [ 6 ]: None of the other options [Nenhuma das outras opções]



Correct answers: [ 2 ]

This page will be discarded


- C. Represent  $7CB_{16}$  in octal.  
[Represente  $7CB_{16}$  em octal.]

[ 1 ]: 31514                      [ 2 ]: 25634                      [ 3 ]: 46724  
[ 4 ]: 76264                      [ 5 ]: 57364                      [ 6 ]: None of the other options  
[Nenhuma das outras opções]

Correct answers: [ 4 ]

- D. Consider the following circuit with an adder, a register (4 FF's) and a combinational logic circuit. Assuming that the current state is  $Q(3:0) = 1110$ , what are the next two states of the circuit?  
[Considere o seguinte circuito com um somador, um registo (4 FF's) e lógica combinatória. Assumindo que o estado actual é  $Q(3:0) = 1110$ , quais serão os próximos dois estados do circuito?]


[ 1 ]: 1110, 1110  
[ 2 ]: 1100, 1000  
[ 3 ]: 0111, 1111  
[ 4 ]: 1110, 1111  
[ 5 ]: 1101, 1011  
[ 6 ]: None of the other options  
[Nenhuma das outras opções]



Correct answers: [ 1 ]



- E. Consider the following circuit with a 4-bit counter. The initial state of the circuit is  $Q_3 Q_2 Q_1 Q_0 = 0111$ . What are the next two states of the circuit?  
[Considere o seguinte circuito com um contador de 4-bits. O estado inicial do circuito é  $Q_3 Q_2 Q_1 Q_0 = 0111$ . Quais serão os próximos dois estados do circuito?]

[ 1 ]: 0011, 0100  
[ 2 ]: 1000, 1100  
[ 3 ]: 1000, 0111  
[ 4 ]: 1000, 0011  
[ 5 ]: 1000, 1001  
[ 6 ]: None of the other options [Nenhuma das outras opções]




Correct answers: [ 4 ]


F. Consider the following circuit. Which state diagram corresponds to the circuit?  
 [Considere o seguinte circuito. Qual dos diagramas de estado corresponde ao funcionamento do circuito?]




[ 1 ]




[ 2 ]



[ 3 ]



[ 4 ]



[ 5 ]

None of the other options  
 [Nenhuma das outras opções]

[ 6 ]

Correct answers: [ 5 ]

G. What is the 8-bit two's complement representation of -55?  
 [Qual é a representação em complemento para dois com 8-bits de -55?]

[ 1 ]: 11001000

[ 2 ]: 00110111

[ 3 ]: 11001001

[ 4 ]: 10110111

[ 5 ]: 10110110

[ 6 ]: None of the other options

[Nenhuma das outras opções]

Correct answers: [ 3 ]

H. Which of the following expressions corresponds to the minimal function represented in the Karnaugh-map?  
 [Qual das seguintes expressões corresponde à função mínima representada no mapa de Karnaugh?]

[ 1 ]:  $\bar{B}.D + \bar{A}.C + A.\bar{B}.\bar{C}$

[ 2 ]:  $\bar{C}.D + B.\bar{D} + B.C.D$

[ 3 ]:  $\bar{C}.D + \bar{B}.\bar{C} + B.\bar{C}.\bar{D}$

[ 4 ]:  $\bar{B}.C + \bar{A}.D + \bar{A}.B.\bar{C}$

[ 5 ]:  $B.\bar{D} + \bar{A}.B + A.\bar{C}.D$

[ 6 ]: None of the other options [Nenhuma das outras opções]

		CD			
		00	01	11	10
AB	00	0	1	X	X
	01	0	0	1	1
	11	0	0	0	X
	10	1	1	X	0

Correct answers: [ 1 ]


This page will be discarded

I. Represent  $352_8$  in base 10.  
 [Represente  $352_8$  na base 10.]

- [ 1 ]: 170                      [ 2 ]: 242                      [ 3 ]: 230
  - [ 4 ]: 218                      [ 5 ]: 234                      [ 6 ]: None of the other options
- [Nenhuma das outras opções]

Correct answers: [ 5 ]

J. What is the worst case for the propagation time of the following circuit?  
 [Qual é o pior caso para o tempo de propagação do seguinte circuito?]




Gate	tp [ns]
NOT	5
NAND2	7
NOR2	8
AND2	13
OR2	14
XOR2	17

- [ 1 ]: 28                      [ 2 ]: 36                      [ 3 ]: 29
  - [ 4 ]: 38                      [ 5 ]: 34                      [ 6 ]: None of the other options
- [Nenhuma das outras opções]

Correct answers: [ 4 ]

K. Which of the following circuits implements the expression  $(X + Y + \bar{Z}).(\bar{X} + \bar{Y} + Z)$ ?  
 [Qual dos seguintes circuitos implementa a expressão  $(X + Y + \bar{Z}).(\bar{X} + \bar{Y} + Z)$ ?]




Correct answers: [ 5 ]

This page will be discarded

- L. Consider the following circuit with a 4-bit shift register where the serial data inputs are always zero. The current state is  $Q_3 Q_2 Q_1 Q_0 = 0110$ . What are the next two states of the circuit?  
 [Considere o seguinte circuito com um registo de deslocamento de 4-bits em que as entradas de dados s rie s o sempre zero. O estado actual    $Q_3 Q_2 Q_1 Q_0 = 0110$ . Quais ser o os pr ximos dois estados?]

- [ 1 ]: 1111, 0011
- [ 2 ]: 1111, 1111
- [ 3 ]: 1111, 1100
- [ 4 ]: 1100, 1111
- [ 5 ]: 0011, 1111
- [ 6 ]: None of the other options [Nenhuma das outras op es]



Correct answers: [ 4 ]


- M. Select the canonical disjunctive normal form (sum of products) of the function  $\bar{X}.Z + \bar{Y}.\bar{Z}$  with three variables.  
 [Indique qual das seguintes express es corresponde   forma can nica disjuntiva (soma de produtos) da fun o  $\bar{X}.Z + \bar{Y}.\bar{Z}$  com tr s vari veis.]

- [ 1 ]:  $\bar{X}.\bar{Y}.Z + X.\bar{Y}.\bar{Z} + \bar{X}.\bar{Y}.\bar{Z} + \bar{X}.Y.Z$
- [ 2 ]:  $X.Y.Z + X.\bar{Y}.Z + X.\bar{Y}.\bar{Z} + \bar{X}.\bar{Y}.\bar{Z}$
- [ 3 ]:  $\bar{X}.Y.\bar{Z} + X.\bar{Y}.Z + X.\bar{Y}.\bar{Z} + \bar{X}.\bar{Y}.Z$
- [ 4 ]:  $X.Y.Z + \bar{X}.\bar{Y}.Z + X.Y.\bar{Z} + \bar{X}.\bar{Y}.\bar{Z}$
- [ 5 ]:  $\bar{X}.Y.\bar{Z} + X.\bar{Y}.Z + X.\bar{Y}.\bar{Z} + X.\bar{Y}.Z$
- [ 6 ]: None of the other options [Nenhuma das outras op es]

Correct answers: [ 1 ]

- N. Select the option corresponding to the output  $f(X, Y, Z)$  of the circuit shown below, when the inputs  $(X, Y, Z)$  have the values  $(0, 0, 1)$ ,  $(0, 1, 1)$ , and  $(1, 1, 0)$ .  
 [Indique qual das op es corresponde   sa da  $f(X, Y, Z)$  do circuito apresentado em baixo, quando as entradas  $(X, Y, Z)$  tomam os valores  $(0, 0, 1)$ ,  $(0, 1, 1)$ , and  $(1, 1, 0)$ .]

- [ 1 ]:  $\{f(0, 0, 1) ; f(0, 1, 1) ; f(1, 1, 0)\} = \{0 ; 1 ; 1\}$
- [ 2 ]:  $\{f(0, 0, 1) ; f(0, 1, 1) ; f(1, 1, 0)\} = \{0 ; 1 ; 0\}$
- [ 3 ]:  $\{f(0, 0, 1) ; f(0, 1, 1) ; f(1, 1, 0)\} = \{1 ; 0 ; 1\}$
- [ 4 ]:  $\{f(0, 0, 1) ; f(0, 1, 1) ; f(1, 1, 0)\} = \{0 ; 0 ; 1\}$
- [ 5 ]:  $\{f(0, 0, 1) ; f(0, 1, 1) ; f(1, 1, 0)\} = \{1 ; 0 ; 0\}$
- [ 6 ]: None of the other options [Nenhuma das outras op es]




Correct answers: [ 5 ]

This page will be discarded

O. Consider the following memory system. Compute the size (in number of bits, i.e., number of words x number of bits per word) of the address space in which it is possible to write values.  
 [Considere o seguinte sistema de memória. Calcule a dimensão (número de bits, isto é, número de palavras x número de bits por palavra) do espaço de endereçamento em que é possível escrever valores.]


- [ 1 ]:  $128 \times 8$
- [ 2 ]:  $256 \times 8$
- [ 3 ]:  $128 \times 16$
- [ 4 ]:  $256 \times 16$
- [ 5 ]:  $255 \times 16$
- [ 6 ]: None of the other options  
 [Nenhuma das outras opções]



Correct answers: [ 4 ]

P. Which function is implemented by the following circuit? Consider that X and Y are 3-bit signed numbers (two's complement).  
 [Qual é a função desempenhada pelo seguinte circuito? Assuma que X e Y são números com sinal com 3-bits (em complemento para dois).]


- [ 1 ]:  $K=0: Z = X-1$  ;  $K=1: Z = X+Y+1$
- [ 2 ]:  $K=0: Z = -Y$  ;  $K=1: Z = X+Y$
- [ 3 ]:  $K=0: Z = -X$  ;  $K=1: Z = X+Y$
- [ 4 ]:  $K=0: Z = X-1$  ;  $K=1: Z = Y+1$
- [ 5 ]:  $K=0: Z = -(Y+1)$  ;  $K=1: Z = X+Y+1$
- [ 6 ]: None of the other options  
 [Nenhuma das outras opções]



Correct answers: [ 5 ]

Q. Which of the following options corresponds to the sequence, in stationary mode, in decimal format at the output of the circuit in the figure below? (suggestion: start by analyzing a "load" situation.)  
 [Qual das seguintes opções corresponde à sequência de saída do seguinte circuito, em regime estacionário e em formato decimal? (sugestão: comece por analisar a situação de carregamento ("load") de dados.)]

- [ 1 ]: ... 12 - 1 - 2 - 3 - 14 - 13 - 12 ...
- [ 2 ]: ... 13 - 5 - 4 - 3 - 11 - 12 - 13 ...
- [ 3 ]: ... 11 - 3 - 4 - 5 - 13 - 12 - 11 ...
- [ 4 ]: ... 10 - 7 - 6 - 5 - 8 - 9 - 10 ...
- [ 5 ]: ... 14 - 3 - 2 - 1 - 12 - 13 - 14 ...
- [ 6 ]: None of the other options  
 [Nenhuma das outras opções]



Correct answers: [ 3 ]

This page will be discarded

- R. Consider the following circuit and truth table. Select the multiplexer inputs  $\{X_3; X_2; X_1; X_0\}$  that result in the given truth table.

[Considere o seguinte circuito e tabela de verdade. Selecione as entradas do multiplexer  $\{X_3; X_2; X_1; X_0\}$  que resultam na tabela apresentada.]

[ 1 ]:  $\{X_3; X_2; X_1; X_0\} = \{B; 1; \bar{B}; 0\}$

[ 2 ]:  $\{X_3; X_2; X_1; X_0\} = \{B; 0; \bar{B}; \bar{B}\}$

[ 3 ]:  $\{X_3; X_2; X_1; X_0\} = \{\bar{B}; 1; B; \bar{B}\}$


[ 4 ]:  $\{X_3; X_2; X_1; X_0\} = \{0; 1; B; \bar{B}\}$

[ 5 ]:  $\{X_3; X_2; X_1; X_0\} = \{\bar{B}; 1; B; 0; \}$

[ 6 ]: None of the other options

[Nenhuma das outras opções]

A	B	C	Y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1



Correct answers: [ 4 ]

(This space was intentionally left blank for you auxiliary calculations.)



**Volume 1 - Part II**

**NOTE:** Portuguese version in the following page


[Question score partitioning: 50% + 20% + 30%]

A geostationary satellite is equipped with two solar photovoltaic panels (A and B) that supply all the telecommunication equipment with electric power. The (normalized) power at the output of each panel is given by  $P_A$  and  $P_B$ , where  $P_A, P_B \in [0..100]$ , represented with 8-bits precision. During its operation, the satellite attitude controller tries to keep its alignment in order to favour the maximum energy acquisition. In particular, this controller applies a correction of the satellite attitude whenever  $|P_A - P_B| > 28$ , by asserting the (binary)  $T$  signal that will trigger the correction thrusters of the satellite. In the following exercises, consider the utilization of 4-bit adders and assume an 8-bit precision in all intermediary calculations:





1. Design the circuit that computes the value  $\Delta = |P_A - P_B|$ .
2. Implement the circuit that asserts the correction signal ( $T = 1$ ) when  $\Delta > 28$ .
3. Due to a recent collision with space debris, panel B has a permanent loss in the power transmission line. As a consequence, the effective power that is delivered by this panel to the satellite is only  $P_B^* = 0.875 \times P_B$ . Design the circuit that computes the total effective power ( $P_T = P_A + P_B^*$ ) that is received in the satellite from both solar panels by considering the reported values  $P_A$  and  $P_B$ .  
Hint: remind that  $0.875 = \frac{7}{8}$ .

Um satélite geoestacionário está equipado com dois painéis fotovoltaicos (A e B) que fornecem energia eléctrica ao equipamento de telecomunicações. A potência (normalizada) à saída de cada painel é dada por  $P_A$  e  $P_B$ , em que  $P_A, P_B \in [0..100]$ , representadas com precisão de 8-bits. Durante a sua operação, o controlador de atitude do satélite tenta manter o alinhamento que maximiza a geração de energia. Em particular, este controlador aplica uma correcção à atitude do satélite sempre que  $|P_A - P_B| > 28$ , activando o sinal (binário)  $T$  que irá ativar os propulsores de correcção no satélite. Nos seguintes exercícios, considere a utilização de somadores de 4-bit e assuma uma precisão de 8-bit em todos os cálculos intermédios:




1. Projecte o circuito que calcula o valor  $\Delta = |P_A - P_B|$ .
2. Implemente o circuito que activa o sinal de correcção ( $T = 1$ ) quando  $\Delta > 28$ .
3. Devido a uma colisão recente com lixo espacial, o painel B apresenta uma perda permanente na linha de transmissão de potência. Como consequência, a potência que é efectivamente fornecida por este painel ao satélite é de apenas  $P_B^* = 0.875 \times P_B$ . Projecte o circuito que calcula a potência efectiva total ( $P_T = P_A + P_B^*$ ) que é recebida pelo satélite vinda de ambos os painéis, considerando os valores reportados  $P_A$  e  $P_B$ .  
Sugestão: lembre-se que  $0.875 = \frac{7}{8}$ .


Solução Proposta:



$\Delta > 28 \Leftrightarrow 28 - \Delta < 0$   
 $+28 = 0001\ 1100$



$P_B^* = 0.875 \cdot P_B = \frac{7}{8} \cdot P_B$       $P_T = P_A + P_B^* = P_A + \frac{7}{8} \cdot P_B = P_A + P_B - \frac{1}{8} \cdot P_B$



This page will be discarded

**Volume 1 - Part III**

**NOTE:** Portuguese version in the following page

[Question score partitioning: 50% + 50%]

**Question A:**

Design a circuit that controls a photo booth kiosk. The kiosk works as follows:



- In the initial state, there is no user inside the kiosk. The user enters the kiosk and sits in front of the camera. A sensor (PS) detects that the user is in front of the camera. A display (D1) is then activated, prompting the user to insert a coin of 1€. The system waits for the user to insert the coin of the requested type.
- The insertion of the 1€ coin is detected by a sensor (CS). Upon coin detection, the system activates another display (D2), prompting the user to press a button (BT) until the wished picture size is selected. There are two picture sizes, indicated by the activation of different output signals (S1 and S2), connected to different LEDs. S1 is selected by default. After 2s, if the user is pressing BT, S1 is deactivated and S2 is activated. After two seconds more, if the user is pressing BT, S2 is deactivated and S1 is activated again, etc. As long as the user keeps pressing the button, the selected option switches. If, when the 2s time expires, BT is not being pressed, the selection phase is finished. Please note that the signal indicating the selected picture size must remain active until the photo finishes being taken (see below).
- After the selection phase is finished, another display (D3) is activated, prompting the user to press the button (BT) again to take the picture (activation of signal PT). Once the user presses the button, the picture is taken, after which, the circuit goes back to the beginning, when the user was first detected.
- There is only one timer, which counts 2s. The timer is activated when the enabling signal (AT) has value '1', and it keeps counting while that value is kept; when it expires, it restarts counting while activating signal TE during one clock period; it resets to inactive when AT has value '0'.
- The system moves to the initial state whenever PS is detected inactive during the state sequence.
- When display D1, D2, or D3 is to be activated, a pair of output bits <DN1, DN0> encodes the respective display number (e.g., <DN1, DN0>=<1,0> when activating display D2).

Consider the incomplete state diagram of the Moore machine of the circuit (see Volume 2, Part III).

Complete the diagram, defining the values of the input signals associated with all state transitions, as well as the values of the output signals associated with each state. "Don't cares" must be used for the inputs whose value does not matter for given a state transition. In the diagram, indicate the inputs/outputs according to the following order:

- Order of the inputs: PS, CS, BT, TE.
- Order of the outputs: DN1, DN0, S1, S2, PT, AT.

**Question B:**

The state transition table on the right describes the behavior of a machine with 4 states, one input E and one output Y. A circuit that implements it using 1 flip-flop T (FF1), and 1 flip-flop D (FF0), as well as AND, OR and NOT gates, is to be projected. Obtain the logical expressions (in minimal form) for the flip-flop input signals, as well as the output of the circuit.

Q1(n)	Q0(n)	E	Q1(n+1)	Q0(n+1)	Y
0	0	0	1	1	1
0	0	1	0	0	1
0	1	0	1	1	0
0	1	1	0	1	1
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	0	1
1	1	1	0	1	1

T1 = ...                      D0 = ...                      Y = ...

This page will be discarded

**Pergunta A:**

Projecte um circuito que controla uma cabine de fotos. A cabine funciona da forma seguinte:



- No estado inicial, não há nenhum utilizador na cabine. O utilizador entra na cabine e senta-se em frente à câmara. Um sensor (PS) detecta que o utilizador está em frente da câmara. Um display (D1) é então activado, pedindo ao utilizador para inserir uma moeda de 1€. O sistema aguarda que o utilizador insira a moeda do tipo correcto.
- A inserção da moeda de 1€ é detectada por um sensor (CS). Depois de detectar a moeda, o sistema activa outro display (D2), pedindo ao utilizador para premir um botão (BT) até que o tamanho desejado esteja seleccionado. Existem dois tamanhos de fotografia, indicados pela activação de diferentes sinais de saída (S1 e S2), ligados a diferentes LEDs. S1 está seleccionado por omissão. Depois de 2s, se o utilizador estiver a premir BT, S1 é desactivado e S2 é activado. Passados mais 2s, se o utilizador estiver a pressionar BT, S2 é desactivado e S1 é activado novamente, etc. Enquanto o utilizador continuar a premir o botão, a opção seleccionada vai mudando. Se, ao fim de 2s, BT não estiver a ser premido, a fase de selecção é finalizada. Note que o sinal que indica o tamanho de fotografia seleccionado tem de permanecer activo até que a foto seja tirada (ver abaixo).
- Depois de terminar a fase de selecção, outro display (D3) é activado, pedindo ao utilizador para premir o botão (BT) novamente para tirar a foto. Assim que o utilizador pressiona o botão, a foto é tirada (activação do sinal PT), após o que o circuito regressa ao início, quando o utilizador foi detectado pela primeira vez.
- Há apenas um temporizador que conta 2s. O temporizador é activado quando o sinal de activação (AT) tem valor '1', e continua a contar enquanto esse valor se mantiver; quando expira, o temporizador recomeça a contagem, ao mesmo tempo que activa o sinal TE durante um período de relógio; o temporizador reinicializa e fica inactivo quando o sinal de activação tiver valor '0'.
- O sistema passa ao estado inicial sempre que PS estiver activo.
- Quando um display D1, D2, ou D3 é para ser activado, um par de bits de saída <DN1, DN0> codifica o número do display (e.g., <DN1, DN0>=<1,0> para activar o display D2).

Considere o diagrama de estados incompleto da máquina de Moore do circuito (ver Volume 2, Parte III). Complete o diagrama, definindo os valores dos sinais de entrada que desencadeiam todas as transições de estado, assim como os valores de saída de cada estado. As "indiferenças" têm de ser obrigatoriamente usadas para entradas que não tenham influência numa determinada transição de estado. As entradas/saídas têm de ser indicadas de acordo com a ordem seguinte:

- Ordem das entradas: PS, CS, BT, TE.
- Ordem das saídas: DN1, DN0, S1, S2, PT, AT.

**Pergunta B:**

A tabela de transição de estados à direita descreve uma máquina com 4 estados, uma entrada E e uma saída Y. Projecte o circuito que a implementa utilizando 1 flip-flop T (FF1), e 1 flip-flop D (FF0), assim como portas AND, OR e NOT. Obtenha as expressões algébricas (na forma mínima) para os sinais de entrada dos flip-flops, assim como da saída do circuito.

Q1(n)	Q0(n)	E	Q1(n+1)	Q0(n+1)	Y
0	0	0	1	1	1
0	0	1	0	0	1
0	1	0	1	1	0
0	1	1	0	1	1
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	0	1
1	1	1	0	1	1


T1 = ...

D0 = ...

Y = ...

Solução Proposta:

Ordem das entradas: PS, CS, BT, TE.  
Ordem das saídas: DN1, DN0, S1, S2, PT, AT.



- A: Estado inicial, utilizador não detectado; saídas 001000
- B: Utilizador detectado, aguarda inserção de moeda; saídas 011000
- C: Escolha de tamanho (S1 seleccionado); saídas 010101
- D: Escolha de tamanho (S2 seleccionado); saídas 010101
- E: Aguarda BT premido para tirar foto tipo S1; saídas 111000
- F: Aguarda BT premido para tirar foto tipo S2; saídas 110100
- G: Tira foto tipo S1; saídas 111000
- H: Tira foto tipo S2; saídas 110100

Q1(n)	Q0(n)	E	Q1(n+1)=D1	Q0(n+1)	T1	Y
0	0	0	1	1	1	1
0	0	1	0	0	0	1
0	1	0	1	1	1	0
0	1	1	0	1	0	1
1	0	0	0	1	1	0
1	0	1	1	0	0	0
1	1	0	1	0	0	1
1	1	1	0	1	1	1

Q1Q0/E	0	1
00	1	0
01	1	0
11	0	1
10	1	0
T1		

Q1Q0/E	0	1
00	1	0
01	1	1
11	0	1
10	1	0
D0		

Q1Q0/E	0	1
00	1	1
01	0	1
11	1	1
10	0	0
Y		

$$T1 = \sim Q0 \sim E + \sim Q1 \sim E + Q1 Q0 E$$

$$D0 = \sim Q0 \sim E + Q0 E + \sim Q1 Q0 \text{ ou } \sim Q0 \sim E + Q0 E + \sim Q1 \sim E$$

$$Y = \sim Q1 \sim Q0 + Q1 Q0 + Q0 E \text{ ou } \sim Q1 \sim Q0 + Q1 Q0 + \sim Q1 E$$