2º Mini-Teste: Síntese de Funções Lógicas

Aluno	**Nº**



Fig. 1



Fig. 2



Fig. 3

1. Considere a função lógica F(A,B,C) = Σ m(2,3,4,5,7), em que A é a variável de maior peso, e o circuito (incompleto) representado na figura 1, que permite realizá-la utilizando um descodificador 3:8 e lógica adicional:

a) **[4 val]** Admitindo que às entradas da porta lógica U ligam, entre outras, as saídas 0 e 1 do descodificador, indique de que tipo de porta se trata.

☐ AND ☐ OR ☐ NAND ■ NOR

b) **[4 val]** Supondo agora que a porta U é um OR, e que as variáveis C, A, B ligam respectivamente às entradas 4, 2, 1, do descodificador, indique qual das seguintes saídas do descodificador **não** deve ser ligada a U.

☐ 1 ■ 3 ☐ 5 ☐ 7

2. Considere a função lógica Y(A,B,C) = Π M(1,5,6), em que A é a variável de maior peso, e o circuito representado na figura 2, que permite realizá-la com um multiplexer 2:1 e lógica adicional.

a) **[5 val]** Qual a expressão da função combinatória Y_0 que deve ser ligada à entrada de dados 0 do multiplexer?

☐ C ■ $\overline{C}$ ☐ $\overline{A \oplus C}$ ☐ $\overline{A} + C$ ☐ $A + \overline{C}$

3. Considere o circuito da figura 3, constituído por portas lógicas cujos tempos de propagação se indicam na tabela abaixo

	NOT	AND	NOR	XNOR
t_{PLH} (ns)	8	11	14	12
t_{PHL} (ns)	10	13	12	16

a) **[3 val]** Qual o valor das variáveis B e C para que uma alteração no valor de A se possa propagar até à saída segundo **dois** trajectos distintos, simultaneamente?

☐ B = L, C= L ■ B = L, C = H ☐ B = H, C = L ☐ B = H, C = H

b) **[4 val]** Admitindo B = H, C = H, quanto tempo demora a saída do circuito a estabilizar em resposta a uma transição HL na variável A?

■ 31 ns ☐ 36 ns ☐ 37 ns ☐ 44 ns

2º Mini-Teste: Síntese de Funções Lógicas

Aluno	**Nº**



Fig. 1



Fig. 2



Fig. 3

1. Considere a função lógica F(A,B,C) = Σ m(2,3,4,5,7), em que A é a variável de maior peso, e o circuito (incompleto) representado na figura 1, que permite realizá-la utilizando um descodificador 3:8 e lógica adicional:

a) **[4 val]** Admitindo que às entradas da porta lógica U ligam, entre outras, as saídas 0 e 1 do descodificador, indique de que tipo de porta se trata.

■ AND ☐ OR ☐ NAND ☐ NOR

b) **[4 val]** Supondo agora que a porta U é um NAND, e que as variáveis B, C, A ligam respectivamente às entradas 4, 2, 1, do descodificador, indique qual das seguintes saídas do descodificador **não** deve ser ligada a U.

☐ 1 ☐ 3 ■ 5 ☐ 7

2. Considere a função lógica Y(A,B,C) = Π M(1,5,6), em que A é a variável de maior peso, e o circuito representado na figura 2, que permite realizá-la com um multiplexer 2:1 e lógica adicional.

a) **[5 val]** Qual a expressão da função combinatória Y_0 que deve ser ligada à entrada de dados 0 do multiplexer?

☐ B ☐ $\overline{B}$ ☐ $\overline{A \oplus B}$ ☐ $\overline{A} + B$ ■ $\overline{A} + \overline{B}$

3. Considere o circuito da figura 3, constituído por portas lógicas cujos tempos de propagação se indicam na tabela abaixo

	NOT	AND	NOR	XNOR
t_{PLH} (ns)	8	11	14	12
t_{PHL} (ns)	10	13	12	16

a) **[3 val]** Qual o valor das variáveis B e C para que uma alteração no valor de A se possa propagar até à saída **apenas** segundo o trajecto NOT → AND → NOR?

☐ B = L, C= L ☐ B = L, C = H ☐ B = H, C = L ■ B = H, C = H

b) **[4 val]** Admitindo B = L, C = L, quanto tempo demora a saída do circuito a estabilizar em resposta a uma transição HL na variável A?

☐ 31 ns ☐ 36 ns ☐ 37 ns ■ 44 ns

2º Mini-Teste: Síntese de Funções Lógicas

Aluno	**Nº**



Fig. 1



Fig. 2



Fig. 3

1. Considere a função lógica F(A,B,C) = Σ m(2,3,4,5,7), em que A é a variável de maior peso, e o circuito (incompleto) representado na figura 1, que permite realizá-la utilizando um descodificador 3:8 e lógica adicional:

a) **[4 val]** Admitindo que às entradas da porta lógica U ligam, entre outras, as saídas 4 e 5 do descodificador, indique de que tipo de porta se trata.

☐ AND ☐ OR ■ NAND ☐ NOR ☐ XOR

b) **[4 val]** Supondo agora que a porta U é um AND, e que as variáveis C, A, B ligam respectivamente às entradas 4, 2, 1, do descodificador, indique qual das seguintes saídas do descodificador **não** deve ser ligada a U.

☐ 0 ☐ 3 ☐ 4 ■ 5

2. Considere a função lógica Y(A,B,C) = Π M(1,5,6), em que A é a variável de maior peso, e o circuito representado na figura 2, que permite realizá-la com um multiplexer 2:1 e lógica adicional.

a) **[5 val]** Qual a expressão da função combinatória Y_1 que deve ser ligada à entrada de dados 1 do multiplexer?

☐ C ☐ $\overline{C}$ ☐ $\overline{A \oplus C}$ ■ $\overline{A} + C$ ☐ $A + \overline{C}$

3. Considere o circuito da figura 3, constituído por portas lógicas cujos tempos de propagação se indicam na tabela abaixo

	NOT	AND	NOR	XNOR
t_{PLH} (ns)	8	11	14	12
t_{PHL} (ns)	10	13	12	16

a) **[3 val]** Qual o valor das variáveis B e C para que uma alteração no valor de A se possa propagar até à saída **apenas** segundo o trajecto NOR → XNOR → NOR?

■ B = L, C= L ☐ B = L, C = H ☐ B = H, C = L ☐ B = H, C = H

b) **[4 val]** Admitindo B = H, C = H, quanto tempo demora a saída do circuito a estabilizar em resposta a uma transição LH na variável A?

☐ 31 ns ☐ 36 ns ■ 37 ns ☐ 44 ns